(19)日本国特許庁 (JP)

(12) 公表特許公報(A)

(11)特許出願公表番号

特表平10-506230


(43)公表日 平成10年(1998) 6月16日

(51) Int.Cl. ⁶ 議別記号	FI				
H01L 27/14	H01L 27/14 K				
A 6 1 B 6/00 3 0 0	A 6 1 B 6/00 3 0 0 S				
G 0 1 T 1/00	G 0 1 T 1/00 B				
1/24	1/24				
H 0 4 N 5/33	H 0 4 N 5/33				
	審查請求 未請求 予備審查請求 有 (全 29 頁)				
(21)出願番号 特願平8-505322	(71)出願人 リットン システムズ カナダ リミテッ				
(86) (22)出顧日 平成6年(1994)7月27日	k				
(85)翻訳文提出日 平成9年(1997)1月27日	カナダ オンタリオ エム9ダブリュー				
(86)国際出願番号 PCT/CA94/00407	5エイ7 レックスデイル シティーヴィ				
(87)国際公開番号 WO96/03773	ュー ドライヴ 25				
(87)国際公開日 平成8年(1996)2月8日	(72)発明者 ヒューアン ツォン				
(81)指定国 EP(AT, BE, CH, DE,	カナダ オンタリオ エム9エイ 4エッ				
DK, ES, FR, GB, GR, IE, IT, LU, M	クス6 エトピコーク コードヴァ アベ				
C, NL, PT, SE), CA, JP, US	二五一 50—#2804				
	(74)代理人 弁理士 中村 稔 (外6名)				
	·				

(54)【発明の名称】 放射線像形成パネル

(57)【要約】

入射放射線を電荷に直接変換するための容量性結合の放射線検出器と、発生された電荷を蓄積するための蓄積キャパシタと、この蓄積キャパシタに蓄積された電荷を周期的に出力するための読み出しスイッチと、放射線検出器を周期的にリセットするためのリセットスイッチとを備えた放射線像形成システム。



__

特表平10-506230

【特許請求の範囲】

- 1. a) 入射する放射線を電荷に直接変換するための容量性結合の放射線検出 手段と
- b) 上記電荷を蓄積するための蓄積キャパシタ手段と、
- c) 上記費積キャパシタ手段に審積された上記電荷を周期的に出力するための 魅み出し手段と、
- d) 上記容量性結合の放射線検出手段を周期的にリセットするためのリセット 手段とを備えたことを特徴とする放射線像形成システム。
- 2. 上記容量性結合の放射線検出手段は、高電圧DCバイアスされたaーSe フィルムより成る関求項1に記載の検形成システム。
- 3. 上記aーSeフィルムは、約300μm厚みである調求項2に記載の像形成システム。
- 4. 上記蓄積キャパシタ手段は、上記aーSeフィルムに隣接する第1の電極と、この第1の電極と反対の第2の電極と、これら第1電極と第2電極との間の誘電体層とを含む請求項2に記載の像形成システム。
- 5. 上記容量性結合の放射線検出手段は、高電圧DCバイアスされたaーSiフィルムより成る糖次項 1 に記載の像形成システム。
- 6. 上記リセット手段は、薄膜トランジスタ(TFT)を含む顔求項1に記載の像形成システム。
- 7. 上記のリセット手段は、ダイオードを含む請求項 i に記載の像形成システム。
- 8. 上記リセット手段は、金属一絶縁体一金属(M I M)トランジスタを含む 請求項1に記載の像形成システム。
- 9. 上記リセット手段は、金属一絶縁体一半導体(MIS)トランジスタを含む翻求項1に記憶の像形成システム。
- 10. 上記ダイオードは、アモルファスシリコンpーiーnダイオードである 動求項 7 に記載の像形成システム。
- 11. 上記読み出し手段は、薄膜トランジスタ(TFT)を含む欝求項1に記載の像形成システム。
- 上記電荷がそこから転送された後にリセットするための複数のリセットスイッチ 手段とを備えたことを特徴とする放射線像形成システム。
- 17. 上記容量性結合の放射線検出手段は、高電圧DCバイアスされたaーS aフィルムより成る簡求項16に記載の放射線検形成システム。
- 18. 上記aーSeフィルムは、約300μm厚みである翻求項17に記載の 像形成システム。
- 19. 上記ピクセル電視手段は、上記aーSeフィルムに隣接する第1の電極と、この第1の電極と反対の第2の電極と、これら第1電極と第2電極との間の誘電体層とを含む請求項17に記載の像形成システム。
- 20. 上記容量性結合の放射線検出手段は、高電圧DCパイアスされたaーS iフィルムより成る請求項16に記載の惨形成システム。
- 21. 上記リセット手段の各々は、薄膜トランジスタ(TFT)を含む欝求項 16に記載の像形成システム。
- 2.2. 上記のリセット手段の各々は、ダイオードを含む調求項1.6 に記載の像 形成システム。
- 23. 上記リセット手段の各々は、金属一絶縁体一金属(MIM)トランジスタを含む請求項16に記載の像形成システム。
- 24. 上記りセット手段の各々は、金属一絶縁体一半導体(MIS)トランジスタを会む請求項16に記載の像形成システム。
- 25. 上記ダイオードは、アモルファスシリコンpーiーnダイオードである 請求項22に記載の像形成システム。
- 26、上記a Seフィルムの上に横たわるAI層を更に備え、上記a Seフィルムは、このAI層と上記第1電極との間に印加される高いDC電圧により高電圧DCパイアスされる請求項19に記載の像形成システム。
- 27. 上記AI層と上記aーSeフィルムの中間にCeO2のブロッキング層を更に備えた酸求項26に記憶の像形成システム。
- 28. 上記TFT胰み出しスイッチ手段の各々は、CdSe半導体領域で形成される静水項16に記憶の優形成手段。
- 29. 上記TFT読み出しスイッチ手段の各々は、aーSi半導体領域で形成

- 12. 上記読み出し手段は、更に、上記第1の電極に接続されたドレイン端子と、データ読み出しラインに接続されたソース端子と、読み出し制御信号源に接続されたゲート端子とを有する第1の薄膜トランジスタ(TFT)を含む欝水項4に記載の像形成装置。
- 13. 上記りセット手段は、第2の薄膜トランジスタ (TFT) を含む頭求項 4に記憶の像形成装置。
- 1 4. 上配第2の薄膜トランジスタ(TFT)は、上配第1電極に接続された ドレイン端子と、リセット電位源に接続されたソース端子と、リセット制御信号 源に接続されたゲート端子とを有する韻求項13に記載の優形成装置。
- 15. 上記リセット手段は、上記第1電極に接続されたアノードと、リセット 制御信号源に接続されたカソードとを有するダイオードを含む請求項12に記載 の像形成システム。
- 16. a)入射する放射線を電荷に直接変換するための容量性結合の放射線検 出手段と、
- b) 上記容量性結合の放射線検出手段に隣接して、上記電荷を審積するための ピクセル電極のアレーと、
- c)上記ピクセル電極のアレーの各行を分離する複数の制御ラインと、
- d) 上記ピクセル電極のアレーの各列を分離する複数のデータラインと、
- e) 次々の制御信号を次々の上記制御ラインに発生するスキャナ手段と、
- f) 上記ピクセル電極の各々に接続されたドレイン端子、上記制御ラインの第 1 の各ラインに接続されたゲート端子、及び上記データラインの各々に接続され たソース端子を有し、上記スキャナ手段が上記制御ラインの各々に上記制御信号 を発生するのに応答して上記ピクセル電極から上記データラインへ上記電荷を転 送するための複数のTFT読み出しスイッチ手段と、
- g)上記複数のデータラインに接続され、上記データラインから上記電荷の次々の行を受け取って出力するためのマルチプレクサ手段と、
- h)上記ピクセル電極の各々に接続された第1の端子、上記制御ラインの上記 第1のラインに隣接する上記制御ラインの更に別の各々に接続された制御端子、 及びリセット電位連に接続された第2の端子を有し、上記ピクセル電極の各々を

される額求項17に記載の像形成手段。

- 30. 上記りセットスイッチ手段の各々は、p・ーaーSi半導体で形成されたMISトランジスタを含む額求項29に記載の像形成システム。
- 31. 上記リセットスイッチ手段の各々は、MIMトランジスタを含み、そして上記TFT読み出しスイッチ手段の各々は、A一Si半導体で形成される関求項20に記録の優形成手段。
- 32. 上記ダイオードの各々は、上記ピクセル電極の1つに接続されたp・ーaーSiより成るアノードと、上記制御ラインの1つに接続されたn・ーaーSiより成るカソードと、これらアノードとカソードとの間のaーSi層とを有する簡求項25に記載の優形成システム。
- 33. 上記リセットスイッチ手段の上記第2端子は、上記データラインの各々 に並列な各リセットラインを経て上記リセット電位源に接続される請求項16に 記載の像形成システム。
- 34.上記りセットスイッチ手段の上記第2端子は、上記制御ラインの各々に 並列な各リセットラインを経て上記リセット電位源に接続される間求項16に記 載の像形成システム。

BEST AVAILABLE COPY

特表平10-506230

【杂明の詳細な説明】

放射線像形成パネル

発明の分野

本発明は、一般に、像形成システムに係り、より詳細には、容量性結合の放射 線検出器と、この容量性放射線検出器の電位を周期的にリセットするためのリセ ットスイッチとを組み込んだ×線像形成パネルに係る。

先行技術の説明

アモルファスセレン(aーSe)は、医療用及び工業用のデジタルX級像形成 装置の有望な材料として最近確認されている。このような1つの公知装置が、メ ディカル・イメージングV!:インスツルメンテーションSP!E1651の第 134-143ページ(1992年)に掲載された「アモルファスセレンを用い た放射線学のための大面積ソリッドステート検出器(A Large Area Solid-State Detector for Radiology Using Amorphous Selenium)」と題する論文に述べられ ている。この論文には、セレン(Se)プレートに高電圧を印加してX線の高い 変換効率を得るようなデジタルX線像形成装置が説明されている。Seフィルム の厚みにもよるが、DCバイアス電圧は、数千ポルト以上になる。Seフィルム に高電圧を使用すると、X線変換プレートに接続された半導体装置に重大な危険 が課せられる。

このような危険を回避する1つの解決策は、読み出し回路とSeフィルムとの同に絶縁体を挿入することにより信号検出回路から高電圧部分を分離することを含む。Seフィルム及び絶縁体を含むX線像形成装置(電極/Se/絶縁体/読み出し回路又は読み出し回路/Se/絶縁体/電極)が、ジャーナル・オブ・アプライド・フォトグラフィック・エンジニアリング、第4巻、第4号、1978年秋に掲載されたD. M. コーン氏等の「電子写真及び電子放射線写真像を電子的に読み出す方法(A Method of Electronic Readout of Electrophotographic and Electroradiographic Images)」と題する論文、及びSPIE、第173巻、アプリケーション・オブ・オブチカル・インスツルメンテーション・アンド・メディスンVII、第81-87ページ(1979年)に掲載されたA. ザーメロ氏等の「静電像のレーザ読み出し(Laser Readout of Electrostatic Images)」

図4は、好ましい実施形態による単一ピクセルのレイアウト図である。 図5は、図4のA-R線に沿った断面図である。

図6は、本発明の第1の別の実施形態による単一ピクセルの断面図である。 図7は、本発明の第2の別の実施形態による単一ピクセルの断面図である。 図8は、本発明の第3の別の実施形態による単一ピクセルの断面図である。 図9は、本発明の第4の別の実施形態による単一ピクセルの断面図である。 図10は、更に別の家権形態によるセンサアレーの回路図である。

図11は、図3に示されたセンサアレーのタイミング図である。

好ましい実施形態の詳細な説明及び公知技術の更なる説明

上記のように、公知のデジタルX線像形成装置は、X線像のリアルタイム収集 に対して充分に高い速度を達成し得ないという欠点がある。公知技術のこの欠点 については、2つの原因がある。先ず第1に、Seフィルムにまたがって印加さ れたパイアス雪圧に対し暗雪流及び光雪流を示した図1のグラフを参照すれば、 これら時電流及び光電流は、Seフィルムにまたがるバイアス電圧の減少に伴い 急激に低下することが明らかである。これは、Seフィルムを完全に放電するの に長時間を要するか、又は大きな減衰遅れを生じることを示唆している。このよ うな特性は、X線透視又はX線テレビジョンの間に経験するような低線量X線の 場合に重大なものとなる。第2に、付加的な電子ノイズや空気放電の問題を招く ことなく、30Hzの映像周波数において例えば2000Vないレー2000V の高いパイアス電圧をSeパイアス電圧回路で切り換えることは困難である。更 に、高電圧パルスが絶縁体を経て信号読み出し回路へ流れ込む。このため、公知 システムにおいてSeフィルムと読み出し回路との間に挿入された絶縁体は、静 電界又は電界のDC成分から読み出し回路を絶縁できるだけであって、時間と共 に変化する電界(即ち、電界のAC成分)から読み出し回路を絶縁することはで きない。それ故、公知装置では、Seフィルムのバイアス電圧をゆっくりと変化 させて、接の雪圧を減少しなければならない。公知装置をこのように動作するこ とは、応答時間を増加させる。

図2は、本発明によるX線像形成アレーにおける単一ピクセルの等価回路を示 している。この回路は、複数の並列な制御ライン7の1つに接続された制御端子 と題する論文に説明されている。更に、ゼロックス社の米国特許第5.017. 989号は、電極/Se/絶線体/読み出し回路の構成を開示している。この公 知特許においては、像形成信号を増幅及び出力するために絶線フィルム上に敷設 された環境トランジスタ(TFT)の使用に改善が示されている

上記した全ての公知装置においては、信号電圧が読み出し回路に容量性結合される。従って、読み出し回路は、Seフィルムの電位を自動的にリセットすることができない(即ち、非破壊読み出し)。読み出しの後に、Seフィルムのパイアス電圧を反転して、信号の電荷を逆転させ、これにより、Seフィルムの電位をリセットしそしてパネルを次のX線露光に対して進備しなければならない。

上記した公知装置各々の替しい欠点は、X線像のリアルタイム収集を実質的に 行うことができない (即ち、映像速度信号を得るための高速動作 (例えば、30 フレーム/秒) を達成することができない)点である。

この欠点は、「好ましい実施形態の詳細な説明及び公知技術の更なる説明」に おいて詳細に述べる2つの理由で生じる。

発明の要旨

本発明によれば、放射線感知フィルム(例えば、aーSe)と、この放射線感知フィルムをリセットするためのリセット電位源とにスイッチが接続された高い 読み出し速度のリアルタイム放射線像形成パネルが提供される。従って、本発明 の放射線像形成パネルは、公知技術とは対照的に、高い感度及び高い速度応答で 信号読み出しを行う。更に、高電圧及び大電流裕度をもつリセット回路を組み込 むことにより、回路動作の信頼性が改善される。

図面の簡単な説明

以下、添付図面を参照し、公知技術及び本発明の好ましい実施形態を詳細に説明する。

図1は、公知技術で知られたように、Seフィルムに印加されるバイアス電圧 に対して光電流及び暗電流を示したグラフである。

図2は、本発明による像形成アレーの単一ピクセルの等価回路図である。

図3は、本発明による多数のピクセルを組み込んだ像形成センサアレーの回路 図である。

と、複数の並列なデータライン6の1つに接続された出力端子と、キャパシタンスCsを有する蓄積キャパシタ2に接続された入力端子とを有する読み出しスイッチ1を備えている。蓄積キャパシタ2は、放射線検出器4及びリセットスイッチ3に接続される。以下に詳細に述べる好ましい実施形態のように、放射線検出器4がSeの原障より成る場合には、キャパシタンスをCseと表す。

動作に際し、放射線検出器4にはバイアス電圧が印加され、放射線(例えば、 X線)に曝されたときに、放射線検出器に電荷(例えば、電子とホール)が発生 してキャパシタ2に蓄積されるようにする。垂直スキャナ(図3)は、制御ライ ン7の次々の1つに制御信号を発生し、ピクセルアレーの読み出しスイッチの次 々の行をイネーブルし(例えば、図3)、蓄積キャパシタ2の次々の行を放電す る。各キャパシタ2からの信号電荷は、図3を参照して以下で詳細に述べるよう に、その後の読み出しのためにデータライン6に送られる。

信号電荷の収集効率は、キャパシタ2の蓄積キャパシタンスと放射線検出器4のキャパシタンスとの比に比例する(即ち、放射線検出器4がSeから形成される場合には、収集効率は、Cs/(Cs+Cse)により与えられる)。

上記のように、信号電圧は、読み出しスイッチ1に容量性結合されるので、読み出しスイッチは、放射線検出器4の電位を自動的にリセットすることができない。従って、公知システムにおいては、放射線検出器4に印加されるバイアス電圧を逆転して、信号電荷を逆にし、これにより、放射線検出器4(例えば、Seフィルム)の電位をリセットしている。

しかしながら、本発明によれば、スイッチ3が放射線検出器4及び蓄積キャパシタ2に接続されて、放射線検出器4にまたがる電位(即ち、パイアス電圧)を所定の電圧(例えば、接地又は他の適当なリセット電圧)へ迅速にリセットし、これにより、センサのリアルタイム動作を容易にする。以下に詳細に述べるように、スイッチ3は、TFT、ダイオード、MIM(金属一絶縁体一金属)又はMIS(金属一絶縁体一半導体)として構成されてもよいし、或いは他の適当なスイッチング技術によって構成されてもよい。

図3を参照すれば、複数のセンサビクセルが示されている(即ち、図3の代表 的なアレーでは、このようなビクセルが4つ示されているが、実際には、典型的 なアレーは、長方形アレーに配列された複数のピクセルを含む)。

図3の実施形態において、リセットスイッチ3は、放射線検出器4の一方の端子に接続されたTFTとして形成される(他方の端子は、図示されていないが、図5ないし9を参照して以下に詳細に述べるように、全センサアレーの上に横たわり、そして高いDCパイアス電圧のソースに接続される)。各リセットスイッチ3の他方の端子は、リセット電位Vaに接続されたリセットソースライン5に接続される。

上記のように、制御ライン7の次々のラインが垂直スキャナ8に接続されて、 制御ライン7の次々のラインに制御パルスを発生するが、これについては図11 を参照して以下に詳細に述べる。

マルチプレクサ9の形態の読み出し回路が設けられており、これは、その複数の入力に接続された複数の電荷積分増幅器14を有している。各増幅器14は、センサアレーのデータライン6の1つに接続され、データラインにより搬送される電荷を良く知られた仕方で積分し、そしてそれを表す出力信号をマルチプレクサ9に付与する。次いで、マルチプレクサ9は、走査されたセンサの次々の行をその後の処理(例えば、A/D変換、デジタル信号処理、像表示、等)のために直列な出力流へとマルチプレクスする。電荷積分増幅器14、垂直スキャナ8及びマルチプレクサ9の動作は、当業者に明らかであろう。

図3と共に図11を参照して、センサアレーの動作を簡単に説明する。図11は、垂直スキャナ8により発生される制御信号と、付加的な制御回路(図示されていないが、標準設計の)により発生される読み出し及びリフレッシュ信号とを示している。キャパシタ2に審積された暫荷は、スキャナ8がTFT読み出しスイッチ1の次々の行をイネーブルするのに応答して、行ごとのベースでデータライン6に転送される。従って、図11に示すように、読み出しスイッチ1の第1の行は、垂直スキャナ8が制御パルス(ダγi)を発生するのに応答してイネーブルされる。

次いで、各審積キャパシタ2からデータライン6に転送された電荷は、電荷積 分増幅器14を経て積分され、そしてマルチプレクサ9へ送られる。

増幅器14の各々によりマルチプレクサ9へ送られた電荷は、複数の次々の付

数の列とで画成される。これらライン70及び6は、通常の仕方でCrから作られるのが好ましい。ゲートライン70は、個々のゲート73がアクティブなピクセルエリアへ延びるようにガラス基板10に付着される。ゲート73及び基板10の上には絶縁体11(例えば、SiO2又はa-SiN)の層が付着される。絶線層11の上にはリセットスイッチ3の個々のCrゲート72が付着され、接点経路71を経て制御ライン70に接触する。

絶縁像11の上には、CdSe半薄体12の層が付着され、読み出しスイッチ 1のゲート73の上に横たわる。絶縁層11の上には、データライン6(これも Crから作られる)及び下部ピクセル電極21(これもCrから作られる)が、 半導体領域12と接触するよう付着される。リセットスイッチ3のゲート72、 データライン6、半導体領域12、下部ピクセル電極21、及びその下の絶縁層 11の上には、a—SiNの更に別の絶縁層20が付着される。

次いで、この絶縁層20の上には、リセットスイッチ3のソースライン5及び 上部ピクセル電極22が付着され、そして更に別の半導体領域30(好ましくは CdSe)が付着されて、ソースライン5及び上部ピクセル電極22に接触する と共に、リセットスイッチ3のゲート72と実質的に整列される。

次いで、全アレーの上にa-Seの層 4 0 が付着され、その後、Ce O_2 のブロッキング層 4 1 及びAI の上部電極即ち接点72 が付着され、これは、上部ピクセル電機22 と組み合わされて、a-Se 層 4 0 に高いD C バイアス電圧を印加するのに使用される。

第2のゲート誘電体フィルム 2.0 (好ましくはaーSiNで作られた) は、高い誘電率 (例えば、約9) を伴って厚く (例えば、500nmないし1000nm) 作られるので、ピクセル電極22とTFT肢み出しスイッチ1との間のブレークダウン電圧は、非常に高い。

上記したように、信号電荷の収集効率は、Cs/(Cs+Cse)で与えられる。放射線検出のためのSeフィルム40の厚みは、約300μmであるから、本染明の設計では、98%以上の信号電荷を練み出すことができる。

図4及び5に示されたTFT構造は、本発明を実現するのに適した多数の種々のTFT構造の1つに過ぎない。

加的な制御信号 φ x j 、 φ x j + 1、 φ x j + 2 等を発生する外部コントローラ に応答してマルチプレクスされて値列フォーマットでマルチプレクサ 9 から読み 出され、これにより、各ピクセルセンサに現れる像データが次々に読み出される (即ち、値列出力)。電荷積分増幅器 1 4 の積分キャパシタは、次いで、外部コ ントロール回路が正のリフレッシュパルス信号(φ r)を発生するのに応答して リセットされる。

このときのリセット動作は、蓄積キャパシタ2を完全にリフレッシュできないことに注意されたい。というのは、手前の行のTFTスイッチ1がオフに切り換えられており、従って、スイッチ1側のキャパシタ2の端子が電気的に浮いており、その電位が反対の端子の電位と共に変動するからである。キャパシタ2に対する完全なリセット動作は、像形成パネルの全てのピクセルが読み出された後に行われる。

この観み出し及びリセットプロセスは、垂直スキャナがセンサアレーの次々の 制御ライン7に次々の付加的な制御パルス(例えば、 * y i + 2 等)を発生する のに応答してセンサアレーの全てのその後の行に対して続けられる。

垂直スキャナ8が各行のセンサの電荷を読み出すようにすると (即ち、1つのフレーム像の後に)、垂直スキャナ8は、更に別の高電圧レベル制御パルスを全制費ライン7に発生し、これにより、一度に全てのピクセルをリセットする。

図4及び5は、各々、本発明の好ましい実施形態による1つのピクセルのレイ アウト及びピクセルの断面を示す。

図2及び3を参照して上記したように、センサアレーは、制御ライン7 (図4 にはゲートバスライン70で示されている)の複数の行と、データライン6の複


図6、7及び8は、異なる構造のリセットTFT3を示す断面図である。図5ないし8と共通の参照番号が、共通の特徴を示している。従って、図6に示す別の実施形態では、TFTリセットスイッチ3がaーSe+AszSe1の半導体層32を用いて形成される。図7の実施形態では、TFTリセットスイッチ3がp・ーaーSiの半導体領域をもつPチャンネルTFT装置を用いて形成され、そして読み出しスイッチ1の半導体材料13は、aーSiを用いて形成される。図8の実施形態では、リセットスイッチ3がTFT装置として形成され、放射線コンパータ4の半導体フィルムがTFTスイッチ3に対しても使用される。読み出しスイッチ1の半導体領域13は、放射線検出フィルム44の場合と同様に、aーSiから形成される。

図9は、リセットスイッチ3としてaーSi pーiーnダイオードスイッチ を用いた本発明の別の構造を示している。このダイオードは、p+ーaーSiの 層35とn+ーaーSiの層36との間にサンドイッチされたaーSiの層34 を備えている。このダイオードはCrのリセット制御ライン50に付着される。

図10は、リセットスイッチ3のソースライン5がゲートライン7に並列に配置された本条明の更に別の家族形骸を示している。

この設計では、ゲート制御パルスと同期するが異なる電圧レベルをもつ駆動パルス波をソースライン5に付与して、リセットスイッチ3のオン電波を増加しそしてオフ雪波を減少できるようにする。

本発明の更に別の実施形態及び変更も考えられる。例えば、上記実施形態は、 良く知られたマルチプレクサの謎み出しを参照したが、各ピクセルに内蔵TFT 増幅器をもつTFT読み出しアレー、レーザビーム走査謎み出し、電気的輝度フィルムをもつ液晶又はソリッドステート像増強器を用いた空間的光変調読み出し (即ち、光バルブ)等のような別の読み出し回路及び装置を使用してもよい。こ のような変更及び修正は、全て、請求の範囲に規定された本発明の精神及び範囲 内に気食されるものとする。



[図2]




FIG.2.







FIG.4.




F1G.3.



-5-








FIG.11.

- 9. 上記リセット手段の各々は、金属一絶線体一半導体(MIS)トランジスタを備えた請求項1に記載の像形成システム。
- 10.上記ダイオードは、アモルファスシリコンpーiーnダイオードである

請求項7に記載の像形成システム。

- 11. 上記読み出し手段の各々は、薄膜トランジスタ(TFT)を備えた欝求項1に記載の像形成システム。
- 12. 上記読み出し手段の各々は、更に、上記第1の電極に接続されたドレイン端子と、データ読み出しラインに接続されたソース端子と、読み出し制御信号 連に接続されたゲート端子とを有する第1の薄膜トランジスタ(TFT)を備え た関求項4に記載の像形成装置。
- 13. 上記リセット手段の各々は、第2の薄膜トランジスタ(TFT)を備えた鶴求項4に記載の像形成装置。
- 14. 上記第2の薄膜トランジスタ(TFT)は、上記第1電極に接続された ドレイン端子と、リセット電位源に接続されたソース端子と、リセット制御信号 源に接続されたゲート端子とを有する請求項13に記載の像形成装置。
- 15. 上記リセット手段の各々は、上記第1電極に接続されたアノードと、リセット制御信号運に接続されたカソードとを有するダイオードを備えた請求項1 2に記載の優彩成システム。
- 16. a) 入射する放射線を電荷に直接変換するための容量性結合の放射線検 出手段と、
- b) 上記容量性結合の放射線検出手段に隣接して、上記電荷を蓄積するための ピクセル管極のアレーと、
- c)上記ピクセル電極のアレーの各行を分離する複数の制御ラインと、
- d) 上記ピクセル電極のアレーの各列を分離する複数のデータラインと、
- e)次々の制御信号を次々の上記制御ラインに発生するスキャナ手段と、
- f)上記ピクセル電極の各々に接続されたドレイン端子、上記制御ラインの第 1の各ラインに接続されたゲート端子、及び上記データラインの各々に接続されたソース端子を有し、上記スキャナ手段が上記制御ラインの各々に上記制御信号

【手続補正書】特許法第184条の7第1項

【提出日】1995年2月13日

【補正内容】 請求の範囲

- 1. a) 入射する放射線を電荷に直接変換するための容量性結合の放射線検出 手段と、
- b) 上記電荷を審積するために上記容量性結合の放射線検出手段に接続された 審積キャパシタ手段のアレーと。
- c) 上記蓄積キャパシタ手段の各々に蓄積された上記電荷を周期的に出力する ために上記蓄積キャパシタ手段の各々に接続された複数の読み出し手段と、
- d) 上記電荷の上記出力と両期して各々の上記蓄積キャパシタの次々の隣接するキャパシタをリセットして、上記容量性結合の放射線検出手段を迅速に放電するために上記蓄積キャパシタ手段の各々に接続された複数のリセット手段とを備えたことを特徴とする放射線像形成システム。
- 2. 上記容量性結合の放射線検出手段は、高電圧DCパイアスされたョーSeフィルムより成る請求項 1 に記載の像形成システム。
- 3. 上記aーSeフィルムは、約300μm厚みである請求項2に記載の像形成システム。
- 4. 上記書積キャパシタ手段の各々は、上記aーSeフィルムに隣接する第1 の電極と、この第1の電極と反対の第2の電極と、これら第1電極と第2電極と の間の誘電体層とを備えた翻求項2に記載の像形成システム。
- 5. 上記容量性結合の放射線検出手段の各々は、高電圧DCパイアスされた a ーSi フィルムより成る請求項1に記載の像形成システム。
- 6. 上記リセット手段の各々は、薄膜トランジスタ(TFT)を備えた臍求項 1 に記載の倫形成システム。
- 7. 上記リセット手段の各々は、ダイオードを備えた請求項1に記載の像形成システム。
- 8. 上記リセット手段の各々は、金属一絶縁体一金属(MIM)トランジスタ を備えた簡求項1に記載の優形成システム。

を発生するのに応答して上記ピクセル電極から上記データラインへ上記電荷を転送するための複数のTFT纏み出しスイッチ手段と、

- g) 上記複数のデータラインに接続され、上記データラインから上記電荷の次々の行を受け取って出力するためのマルチプレクサ手段と、
- h) 上記ピクセル電極の各々に接続された第1の端子、上記制御ラインの上記 第1のラインに隣接する上記制御ラインの更に別の各々に接続された制御端子、 及びリセット電位源に接続された第2の端子を有し、上記ピクセル電極の各々を 上記電荷がそこから転送された後にリセットするための複数のリセットスイッチ 手段とを備えたことを特徴とする放射線像形成システム。
- 17. 上配容量性結合の放射線検出手段は、高電圧DCバイアスされたi-Seフィルムより成る請求項16に配載の放射線像形成システム。
- 18. 上記aーSeフィルムは、約300μm厚みである鯖求項17に記載の 物形成システム。
- 19. 上記ピクセル電極手段は、上記aーSeフィルムに隣接する第1の電極と、この第1の電極と反対の第2の電極と、これら第1電極と第2電極との間の誘電体層とを含む請求項17に記載の像形成システム。
- 20. 上記容量性結合の放射線検出手段は、高電圧DCパイアスされたaーSiフィルムより成る陸球項16に記憶の像形成システム。
- 21. 上記リセット手段の各々は、薄膜トランジスタ(TFT)を含む欝求項 16に記載の優形成システム。
- 22. 上記のリセット手段の各々は、ダイオードを含む翻求項16に記載の像 形成システム。
- 23. 上記リセット手段の各々は、金属一絶縁体一金属(MIM)トランジス タを含む糖求項16に記載の像形成システム。
- 24.上記リセット手段の各々は、金属一絶縁体一半導体(MIS)トランジスタを会む静求項16に記憶の倦形成システム。
- 25. 上記ダイオードは、アモルファスシリコンpーiーnダイオードである 関求項22に記載の像形成システム。

- 26. 上記aーSeフィルムの上に横たわるAI層を更に備え、上記aーSeフィルムは、このAI層と上記第1電程との間に印加される高いDC電圧により高電圧DCパイアスされる酸求項19に記載の像形成システム。
- 27. 上記AI層と上記a−Sョフィルムの中間にCョO₂のブロッキング層を更に備えた請求項26に記載の像形成システム。
- 28. 上記TF T競み出しスイッチ手段の各々は、CdSe半導体領域で形成される酵水項16に記載の像形成手段。
- 29. 上記TFT読み出しスイッチ手段の各々は、aーSi半導体領域で形成される酸水項17に記載の像形成手段。
- 30. 上記リセットスイッチ手段の各々は、p・ーaーSi半導体で形成されたMISトランジスタを含む請求項29に記載の優形成システム。
- 31. 上記リセットスイッチ手段の各々は、MIMトランジスタを含み、そして上記TFT読み出しスイッチ手段の各々は、A一Si半導体で形成される糖求 項20に記載の像形成手段。
- 32. 上記ダイオードの各々は、上記ピクセル電極の1つに接続されたp・ーaーSiより成るアノードと、上記制御ラインの1つに接続されたn・ーaーSiより成るカソードと、これらアノードとカソードとの間のaーSi層とを有する鎖求項25に記載の像形成システム。
- 33. 上記リセットスイッチ手段の上記第2端子は、上記データラインの各々に並列な各リセットラインを経て上記リセット電位源に接続される額求項16に記載の像形成システム。
- 34. 上記リセットスイッチ手段の上記第2端子は、上記制御ラインの各々に 並列な各リセットラインを経て上記リセット電位漢に接続される請求項16に記 載の像形成システム。

【国際調査報告】

	INTERNATIONAL SEARCH R	LEPORT			
			PCT/CA 94/00407		
A (T) ASS	ICIOA TIONI OF CUIDING LA ATTEND		PCI/CA 94		
ÎPC 6	ification of subject matter H01L27/146				
According t	n International Patent Classification (IPC) or to both automal disc	ifrestice and IPC			
	SEARCHED			· · · · · · · · · · · · · · · · · · ·	
IPC 6	ocumanistan searched (classification system followed by classifica HOIL	acon symmony			
Documentat	ion searched other than minimum documentation to the extent that	t such documents are in	chaded in the fields s	earched	
Electronic d	ata base consulted during the international search (name of data be	use and, where practical	, scarch terms torol)		
	•		•		
C. DOCUM	ENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where appropriate, of the	relevant passages		Relevant to claim No.	
x	US,A,5 017 989 (STREET ET AL.) 2	1 May 1991		1,5,9,11	
Y	see the whole document		2-4,12		
Y	SPIE, MEDICAL IMAGING VI: INSTRUMENTATION, vol.1651, 1992 pages 134 - 143 WEI ZHAD ET AL. 'A LARGE AREA SOLID-STATE DETECTOR FOR RADIOLOGY USING AMORPHOUS SELENIUM' cited in the application see the whole document			2-4,12	
A	EP,A,0 296 603 (CANON KABUSHIKI KAISHA) 28 December 1988 see column 1, line 38 - column 2, line 28; figures 1-3			6	
ł	, , , , , , , , , , , , , , , , , , ,	-/			
X Feet	ther documents are listed in the continuation of box C.	X Patent family	y members are listed	in appear.	
* Special categories of cited documents: A document defining the general state of the set which is not considered to be of particular relevance considered to t		ernetional filing date ith the application but heavy underlying the			
"E' earlier document but published on or after the international filling date "X' document of particular relevance; the filling date "X' document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special season (as specified) cannot be considered to involve an involve an involve and occurrent referring to an oral discioure, use, exhibition or document referring to an oral discioure, use, exhibition or		t be considered to primarit in them slowe : claimed invention reventive step when the hore other such docu-			
"P" docum	other means memory and the person selled				
Date of the	actual completion of the international search	Date of mailing o	of the international a	earch report	
2	28 November 1994		1 2. 12. 94		
Name and	mailing address of the ISA European Patent Office, P.B. 5818 Patentiaan 2 NL - 2280 HV Rijswijk Td. (+11-70) 364-2040, Th. 31 651 epo nl,	Authorized office On shag			
	Fac: (+31-70) 340-3016			<u> </u>	

Form PCT/ASA(218 (second sheet) (July 1987)

INTERNATIONAL SEARCH REPORT at Application No PCT/CA 94/00407 C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT Category Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. EP, A, O 588 397 (PHILIPS ELECTRONICS N.V.) 23 March 1994 A 1-34 see the whole document US,A,5 198 673 (ROUGEOT ET AL.) 30 March 1993 1-34 see the whole document

Form PCT/SA/218 (continuation of second sheet) (July 1992)

INTERNATIONAL SEARCH REPORT

Inter al Application No PCT/CA 94/00407

Patent document cited in search report	Publication date	Patent memi		Publication date
US-A-5017989	21-05-91	EP-A- JP-A-	0437041 3185865	17-07-91 13-08-91
EP-A-0296603	28-12 - 88	JP-A- JP-A- JP-A- JP-A-	1005055 1005056 1005058 1005059 1005060	10-01-89 10-01-89 10-01-89 10-01-89 10-01-89
EP-A-0588397	23-03-94	DE-A- JP-A-	4227096 6209097	24-02-94 26-07-94
US-A-5198673	30-03-93	NONE		*******

Form WC7 &SA (210 freshort (bunity aspect) (both 1950)